# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03235332

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

**02-210832** [JP 2210832 A]

PUBLISHED:

August 22, 1990 (19900822)

INVENTOR(s): TOBE YOSHIKIYO

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-029596 [JP 8929596]

FILED:

February 10, 1989 (19890210)

INTL CLASS:

[5] H01L-021/3205; H01L-021/302; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL:

Section: E, Section No. 998, Vol. 14, No. 507, Pg. 86,

November ()6, 1990 (1990)106)

#### **ABSTRACT**

PURPOSE: To enable the taper etching of a first gate by etching the first gate by using a bell-jar form insulating film formed by utilizing thermal fluidity, as a mask.

CONSTITUTION: On a P-type silicon substrate (100) 1, a thick field oxide film 2, a gate oxide film 3, and a first polysilicon 4a are selectively formed; after that, PSG(phosphosilicate glass) 8 whose P concentration is about 12wt.% is grown and selectively etched and eliminated. When the PSG 8 is annealed in an N(sub 2) atmosphere, it exhibits fluidity and turns to a bell-jar shape. By using this PSG 8 as a mask, a first gate of the first polysilicon 4a is etched. In this case, etching is performed under the condition where the etching rate of the first polysilicon 4a is larger than that of the PSG 8. Thereby, the shape of the first gate of the first polysilicon 4a is influenced by the ball-jar shape of the PSG 8 and formed in a taper shape.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008413455

\*\*Image available\*\*

WPI Acc No: 1990-300456/199040

Semiconductor device mfr. - by etching 1st gate using bell-shaped

insulating film to obtain taper preventing notch and bridge at conductive

layer NoAbstract Dwg 2/2

Patent Assignee: OKI ELECTRIC IND CO LTD (OKID )

Number of Countries: 001 Number of Patents: 001

Patent Family:

JP 2210832

Patent No Kind

and Date Applicat No

19900822 JP 8929596

Kind Date Week

A 19890210 199040 B

Priority Applications (No Type Date): JP 8929596 A 19890210

Title Terms: SEMICONDUCTOR; DEVICE; MANUFACTURE: ETCH: GATE; BELL: SHAPE;INSULATE: FILM: OBTAIN: TAPER; PREVENT: NOTCH: BRIDGE:

CONDUCTING; LAYER; NOABSTRACT

Α

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/32; H01L-029/78

File Segment: CPI; EPI

### 匈日本国特許庁(JP)

①特許出願公開

#### 四公開特許公報(A) 平2-210832

Sint. Cl. 3

登別記号

庁内整理番号

@公開 平成2年(1990)8月22日

H 01 L 21/3205 21/302 29/784

L 8223-5F

> 6810-5F H 01 L 8422-5F

21/88 301 29/78

未請求 請求項の数 1 (全4頁)

の発明の名称

半導体装置の製造方法

顧 平1-29596 29特

面 平1(1989)2月10日 22出

分発 明 君

人

喜 清

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

勿出 願 四代 理 人 弁理士 菊 池

し 発明の名称

半退体装置の製造方法

2 特許請求の範囲

(4) 半選体基位上にフィールド酸化膜を選択的に 形成後ゲート組織膜および第1ポリシリコンによ る第1ゲートを形成する工程と、

凶上記集1ゲード上に粘性、波動性のある無疑 脚を形成して パターニング 後 絶処理による 流動 現 象を利用してこの絶縁膜を釣り雑形状にする工程

(C) 上記約り22 形状の絶縁度をマスクとして上記 第1ゲートをエッチングしてテーパ状に形成した 後上部に絶縁裂を形成する工程と、

よりなる平準体装置の製造方法。

発明の詳細な説明

(産業上の利用分野)

に配練器の周間絶縁腰の平坦化 を狙するようにした半導体強要の製造方法に関す るものである。

(健来の技術)

第2図は従来のMOS型トランジスタの製造方 法を説明するための側面図である。この第2図に おいて、まず、シリコン基板1の支面部にLacos 法により厚いフィールド酸化膜 2 を選択的に形成 し、素子分離を行なう。

次に、ゲート絶縁放となる違いゲート酸化膿 3 を形成し、さらに全面にゲート電極を形成するた めのポリシリコンを形成し、PoCtsを拡散派とし てリンをドープして準電性を持たせる。

次に、第1ゲートホトリソと異方性エッチング を行い、ゲート電極イを形成する。

次に、ソース、ドレインをを形成するため、上 記ゲート電極4をマスクとしてシリコン基板した イオン住人を行ない、ソース。ドレイン5を形成

次に、SiOa腹を全面に形成して絶縁膜 6 を作る。 その上にアルミを全国に形成した後、第2ゲート ォトリソと異方性エッチングを行い、第2ゲート 7を形成する。

#### (発明が解決しようとする準間)

しかしながら、上記の従来のMOS型トランジスタの製造方法では、第1ゲートの部分で、絶 膜 6 にオーバーハング形状の改変ができ、その上 層に形成される第2ゲート7をバターニングする 腰、ホトリンについてノッチやブリッジが発生するおそれがある。

また、絶縁数 6 のくびれの部分に第 2 ゲート 7 の配維材料が残り、第 2 ゲート 7 がショートして不及になる可能性がある。

上記問題点を解決する手段として、絶縁膜 5 にBPS Gなどの流動性の概を用い、高温でグラスフロー(Glass flow)をして平坦化をする方法があるが、ソース、ドレイン 5 形成 後に高温の 熱処理を行なうため、ソース、ドレイン 5 が拡散し、ショートチャンネル化や、ソース、ドレイン接合が遅くなるなどの問題点がある。

この発明は、 育配従来技術が持っている問題点のうち、 絶縁膜の 及差部における 第 2 ゲートの配線パターニング時のノッチ、ブリッジが発生する

別について関固に基づき更明する。第1回向ない と第1回位はその一実施例の工程新層図である。 この第1回回ないし第1回位において、第2回と 同一機能を呈する部分は第2回と同一符号を付し で述べる。

まず、第1回回に示すように、半導体基板としてP型シリコン基板(100) 1上に選択的に厚いフィールド酸化膜2、ゲート酸化膜3、第1ポリシリコン4aを約3000人形成した後、この第1ポリシリコン4aに対しPoCI。を拡散源としてリンをドープして温度性を持たせる。

次に、P建度12mtがぐらいのPSG(Phosphonlicate Glace)8を2000人成長させる。

次に、通常のホトリングラフィ、エッチング技術を用い、このPSG8を選択的にエッチング除去し、レジストを除去することにより第1回印のごとく構造を得る。

次に、1000でのN。 雰囲気中でアニールを行なうと、第1回句のごとく、PSC 8 は流動現象を記こし、中心部の高さが約4000人程度の約り難型

点と、地址版のくびれによる配線ショートの問題 点について解決した半導体装置の製造方法を提供 するものである。

#### (課題を解決するための手段)

この発明は、半導体装置の製造方法において、 第1ゲート上に粘液動性を利用して約り接状の絶 緩膜を形成する工程と、この独縁膜をマスクとし で第1ゲートをエッチングしてこの第1ゲートに チーパをつけることにより、上層絶縁膜を平坦化 させる工程とを導入したものである。

#### (作用)

この発明によれば、半導体装置の製造方法において、以上のような工程を導入したので、 第1 ゲート上に釣り雑状の絶縁膜を熱流動性を利用して 形成し、この釣り雑状の絶縁膜をマスクとに 年 第1 ゲート上に形成される絶縁膜が清らかに なり、 第1 ゲート上に形成される絶縁膜が清らかに なり、 したがって、 如配問題点を除去できるものである。 (実施例)

以下、この発明の半導体製造の製造方法の実施

#### となる.

次に、第1回中に示すようにこのPSG8をマスクとして第1ポリシリコン4aによる第1ゲートをエッチングする。 なお、この数、PSG8より第1ポリシリコン4aのエッチングされるように、第1ポリシリコン4aのエッチングレートはPSG8のエッチングレートより大きい条件でエッチングを行なう(ただし選択比を十分取る必要はない)。

したがって、このエッチングの際、マスクとなるPSG8もエッチングを破り、第1ポリシリコン4aのエッチングの終点においては、第1団(C)のごとく構造となる。

なお、第1まりシリコンもaによる第1ゲートの形状はマスクであるPSGBの約り建型が影響して、テーベ状に多成される。

次に、第1ポリシリコンミュによる第1ゲート 上に残ったPSGHBTで除去した後に、第 1ポリシリコンミュによる第1ゲートをマスクと して、後雲イオンをp 烈シリコン高級1に住入す ることにより、 n・ 不疑物によるソースドレイン 5 を思慮する。

次に、第1四句に示すように、地味膜 6 として、 C V D 法によりSio。膜5000 A を形成する。

次に、配舗用 AL 7 をスパッタ法により 5000 A 裏着した後、通常のホトリングラフィ・エッチング 技術を用いて、この配線用 AL 7 を除去する。かくして、第 1 随低のごとく構造を得る。

なお、この配数用AITは低面方向へのパターニングであるため、第1回的上には配線用AITの形状に変化はないように見える。

また、第 L 図 (c) では、 P S G 8 が残った状態であるが、最終ポリシリコンゲート残骸厚になるようにさえすれば、 P S G 数 8 がすべてエッチング数去され、第 L ポリシリコン 4 a の一部 ( P S G 8 の下) がエッチングされてもかまわない。

さらに、上記実施例では、絶縁限として、PSG 8を用いた場合を例示したが、この絶縁膜はPSG Bに限定されるものではなく、 祐性流動を起こす ものであれば、PSG以外の材料でもよい。

面図、第2回は従来の半導体装置の製造方法を設 明するための所面図である。

1 … p 型シリコン基収、 2 … フィールド酸化酸、 3 … ゲート酸化酸、 4 a … 第 1 ポ ザ シリコン、 5 … ソース、 ドレイン、 6 … 絶 練 膜、 7 … 配 線用 AI、 8 … P S G 膿。

特 許 出 顧 人 神 電気工業株式会社 代理人 弁理士 報 池 弘




以上、詳細に説明したように、この発明によれば、 第1 ゲート エッチングを、 熱流動性を利用して形成した約り22 形状の粗縁膜をマスクとしてエッチングするようにしたので、 第1 ゲートがテーパエッチされ、 その上層に形成される地球膜が 治らかに形成される。

したかって、上記地議設上に形成される事電性 腺をペターニングする無ノッチ・ブリッジの発生 が抑制されるとともに、絶疑膜のくびれがないた め、専電性膜がエッチングの際くびれに残りパタ ーニングされた配線がこのくびれに残った配線材 料でショートすることはない。

また、絶縁膜を平坦化して形成できるため、グラスフロー工程の省略またはグラスフロー温度の低温化、時間短縮が可能となり、トランジスタ 性への影響も小さい。


#### 4. 図面の簡単な説明


第1団向ないし第1団向はこの発明の半導体装置の製造方法の一実施例を説明するための工程断



従来のMOS型トランジスタの製造方法の断面図 第 2 図

## 特閒平2-210832(4)





1:P型シリフン基体 2:フルルド酸化膜 3:TCト酸化酸 句:手(ポリー)フン 6:競換膜 ア:配線原AL 8:PSQ

本を用って経対面図 第 1 図